This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images,
Please do not report the images to the
Image Problem Mailbox.

(54) FIRMWARE LOAD SYSTEM

(11) 61-294547 (A)

(43) 25.12.1986 (19) JP


(21) Appl. No. 60-137373

(22) 24.6.1985

(71) NEC CORP (72) MORIO TAKEISHI (51) Int. Cl*. G06F9/24,G06F13/00

PURPOSE: To shorten the leading time of a device by monitoring the overall firmware load request state of the device and changing the address of a normal operation mode into a corresponding address in a loading mode to secure the correspondence between a single address and a single firmware.

CONSTITUTION: The firmware given from a master firmware load executing part 100 and plural slave processor data are received by a transfer executing part 200. In this case, a load request state detecting part 4 and a load control part 5 are provided to the part 100. While the part 200 is provided with a load request control part 1, a load state detecting part 2, an answer address control part 3 and a data transfer control part 6 respectively. The part 1 sends the load request signal and the requested signal to the detecting parts 4 and 2. The part 2 sets a load address to the part 6. Furthermore the part 5 fetches the firmware corresponding to each firmware type code given from the part 4. Then the part 6 is set again to the address of a normal operation mode after transfer of data.



(54) EXECUTING DEVICE FOR MACHINE INSTRUCTION

(11) 61-294548 (A)

(43) 25.12.1986 (19) JP

(21) Appl. No. 60-135314


(22) 21.6.1985

(71) TOSHIBA CORP (72) AKITO ABE(2)

(51) Int. Cl4. G06F9/30,G06F9/34

PURPOSE: To simplify the constitution of an executing device for machine instruction by forming an instruction with a general instruction and an indication instruction to decode and execute the indication instruction first and to hold it and then decoding and executing the general instruction as well as the holding result of the instruction.

CONSTITUTION: The instruction is formed with the general instruction and the indication instruction which indicates the source side or the destination side of the data to be obtained based on the general instruction. This produced instruction is latched by an instruction latch register 12 and then decoded by a decoder 13. This latch result is executed by an indication instruction executing device 14 and latched by a latch circuit 15. Then the general instruction is decoded by a general instruction decoding device 16 with reference to the contents of the circuit 15 and then executed by a general instruction executing device 17 also with reference to the latch contents of the circuit 15. Thus the circuit constitutions of both devices 16 and 17 can be simplified.



(54) CENTRAL PROCESSING UNIT

(11) 61-294549 (A)

(43) 25.12.1986 (19) JP

(21) Appl. No. 60-137311

(22) 24.6.1985


(71) TOSHIBA CORP (72) MASAYUKI SATO

(51) Int. Cl4. G06F9/32

PURPOSE: To increase the processing speed of a central processing unit by performing the execution processing based on the processing instruction of a multiplex branch conditional sentence and by using a branching destination address converting circuit to which the conversion rule is written before the

execution of a program.

CONSTITUTION: A control signal generating circuit 22 and a multiplex branch conditional sentence processing circuit 20 consisting of a branching destination address converting circuit 25 are added to a microprocessor MPU part 1'. Then the circuit 22 detects the processing instruction of a multiple branch conditional sentence out of the instruction codes stored in an instruction register 7. Thus a branching destination address corresponding to the variable value given from a main memory 2 can be delivered from the circuit 25. The conversion rule prescribing the relation between the variable value of the multiplex branch conditional sentence and the branching destination address is written to the circuit 25 before the execution of a program. Then the branching destination address data is transferred to a program counter 8 directly or indirectly. Thus the instruction of the counter 8 is executed.



3-5: general-purpose register, 9: address register, a: instruction

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61294548 A

(43) Date of publication of application: 25.12.86

(51) Int. CI

G06F 9/30 G06F 9/34

(21) Application number: 60135314

(22) Date of filing: 21.06.85

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

ABE AKITO

HIRAHARA JIRO MIYAWAKI TSUKASA

(54) EXECUTING DEVICE FOR MACHINE INSTRUCTION

(57) Abstract:

PURPOSE: To simplify the constitution of an executing device for machine instruction by forming an instruction with a general instruction and an indication instruction to decode and execute the indication instruction first and to hold it and then decoding and executing the general instruction as well as the holding result of the instruction.

CONSTITUTION: The instruction is formed with the general instruction and the indication instruction which indicates the source side or the destination side of the data to be obtained based on the general instruction. This produced instruction is latched by an instruction latch register 12 and then decoded by a decoder 13. This latch result is executed by an indication instruction executing device 14 and latched by a latch circuit 15. Then the general instruction is decoded by a general instruction decoding device 16 with reference to the contents of the circuit 15 and then executed by a general instruction executing device 17 also with reference to the latch contents of the circuit 15. Thus the circuit constitutions of both devices 16 and 17 can

be simplified.

COPYRIGHT: (C)1986,JPO&Japio

⑩日本国特許庁(JP)

① 特許出題公開

⑫公開特許公報(A)

昭61-294548

MInt Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)12月25日

G 06 F

-7361-5B 7361-5B

審査請求 有 発明の数 1 (全6頁)

❷発明の名称 機械命令実行装置

> ②特 顧 昭60-135314

登出 顧 昭60(1985)6月21日

②発 हम 部 明 者 砂発 明 者 平 檿 823 人 治 良区 川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

砂発 明 者 宫 冒

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内

包出 願 株式会社東芝

川崎市幸区堀川町72番地

②代 理 弁理士 鈴江 武彦 外2名

1、発明の名称

機械命令実行茲蒙

2. 特許請求の範囲

ーつの命令が一般命令およびこの一般命令に基 づいて操作されるデータのソース側もしくはディ ストネーション質を指示する指示命令からなり、 上記提示命令を解除する第1命令課題手段と、こ の解読結果に基づいて命令を実行する第1命令実 行手段と、上記第1命令実行手段の結果を保持す る記憶手段と、上記一般命令および上記記憶手段 の保持結果を解談する第2命令解談手段と、この 解読結果に基づいて命令を実行する第2命令実行 手段とを具備したことを特徴とする機械命令実行

3. 発明の詳細な説明

[発明の技術分野]

この発明はコンピュータ等において命令を解放 し、実行する機械命令実行装置に係り、特にその 構成を簡単にするような改良に関する。

【発明の技術的背景とその問題点】

コンピュータ等に内蔵されている機械命令実行 装置では、メモリ等から機械命令を取出してこれ を解読し、この解読結果に基づいて内部図路を所 定のタイミングで制御することにより所定の処理 動作を行なうようにしている。

ところで、従来の機械命令実行装置では機械命 令コードを一つずつ祭次解禁し、それぞれの解放 結果に応じて内部動作を決定するようにしている。 そしてもちろん、アドレッシング・モードが違う とその都良、内部回路の動作も違っている。

例えば、同じロード命令でも

ILD A. (R1) JEILD A. (nn) j とでは内部数作が異なっている。前者のロード合 令はメモリレジスタR1の内容をアキュムレータ Aに転送する命令であり、このときの動作ステッ アは次のようになる。

① 「LD A.(R1)」という命令をフェ ッチする。

② アドレスパスにレジスタR1の内容を出力

特開昭61-294548 (2)

し、メモリリードサイクルを実行する。

② ステップ②で読み出されたデータをアキュムレータAに格納する。

接者のロード命令はメモリ番地 nnで示される 内容をアキュムレータAに転送する命令であり、 このときの動作ステップは次のようになる。

① 「LD A. (nn)」という命令をフェッチする。

② nnが何であるかを知るためにプログラム カウンタを進めてリードサイクルを実行する。

② ステップ②で読み出されたデータをアドレスパスに出力し、メモリリードサイクルを実行する。

② ステップ®で読み出されたデータをアキュ ムレータAに格納する。

このように従来では、メモリからアキュムレータにデータを転送する同じ機械命令を実行する場合であっても、レジスタ間接アドレッシング・モードとではステップの以降の条件が異なる。従って、内部組織

解院結果に基づいて第1命令支行手段で命令を実行し、上記第1命令処理手段の結果を記憶手段で保持し、上記一般命令および上記記憶手段の保持結果を第2命令解談手段で解読し、この解読結果に基づいて第2命令実行手及で命令を実行するようにしている。

[発明の実施例]

以下、図面を参照してこの発明の一実施例を説明する。

まず、この発明の装置の構成を説明する前にこの装置で使用される機械命令について説明する。

の動作も全く異なったものとなる。なお、ここでいう同じ命令とはアドレッシング・モード以外の部分が同じ働きをする命令を意味する。 つまり、同じ命令とはアセンブラ・ニーモニックの命令名が同じ命令であると考えてよい。

従来の機械命令実行装置のように同じ機械命令を実行する場合に、動作の一部を除いたほとんどが異なるということは、機械命令実行装置そのものの構成が複雑化するという問題がある。

「稚明の目的」

この発明は上記のような事情を考慮してなされたものであり、その目的は従来に比較して情成が 簡単にできる機械命令実行装置を提供することに ある。

[発明の概要]

上記目的を達成するためこの発明にあっては、 一つの命令を一般命令およびこの一般命令に基づいて操作されるデータのソース関もしくはディストネーション側を指示する指示命令とで構成し、 上記搬示命令を集1命令解験手段で解読し、この

例えば、前記のようなレジスタ間接アドレッシング・モードと絶対番地アドレッシング・モードのロード命令「LD A. (R1)」と

「LD A、(nn)」は、アセンブル時にそれ ぞれ第1因および第2回に示すように一般命令と 指示命令とに組合わされた形に確される。第1回 に示すように、従来のロード命令

第3個は上記第1因および第2回のような命令

特開昭61-294548 (3)

上記命令ラッチレジスタ12にラッチされた一般命令が決装置16に供給される。そしての一般命令解決装置16に供給される合作決決の展に、上記ラッチ回路15のラッチ内容が参照される。この一般命令解決装置16における解決結果は一般命令実行装置17に供給される。そしてこの一般命令実行装置17における一般命令実行で展にも、上記ラッチ回第15のラッチ内容が参照される。

接者の第2因のロード命令はメモリ番地 n n で 示される内容をアキュムレータAに 転送する命令 であり、このときの動作ステップは次のようにな る。

① 命令ラッチレジスタ12にラッチされている「 & rc (n n)」という指示命令を指示命令解決 被 間13で解決し、この解決結果に応じて指示命令 実行装置 14で指示命令を実行する。これにより、この指示命令で指示されたメモリ 番地 n n が図示しない アドレスパスに出力されてメモリリード ケイクルが実行され、このときの決み出しデータがラッチ回路 15内にラッチされる。

② 命令ラッチレジスタ12にラッチされている「LD A、8rc 」という一般命令を一般命令解決複数18で解決し、この解決結果に応じて一般命令実行装置17で一般命令を実行する。これにより、上記ステップ①でラッチされたデータがアキュムレータAに格納される。

このように上記実施併装置では、メモリからア キュムレータにデータを転送する同じ機械命令を 次にこのような構成の装置で、前記第1図および第2図に示すような機械命令を支行する際の動作を説明する。

前者の第1因のロード命令は、メモリレジスタ R 1の内容をアキュムレータAに転送する命令であり、このときの動作ステップは次のようになる。

① 命令ラッチレジスタ12にラッチされている「8ro (R1)」という指示命令を指示命令解決 表表で解決し、この解決結果に応じて指示命令 実行装置14で指示命令を実行する。これにおり、 この指示命令で指示されたメモリレジスタR1の 内容が固示しないアドレスパスに出力されてメモ リリードサイクルが実行され、このときの読み出 しデータがラッチ回路15内にラッチされる。

② 命令ラッチレジスタ12にラッチされている「LD A、8 rc 」という一般命令を一般命令解決被置16で解決し、この解決結果に応じて一般命令実行装置17で一般命令を実行する。これにより、上記ステップ①で読み出され、ラッチされたデータがアキュムレータAに格納される。

特開昭61-294548 (4)

アは次のようになる。

① 命令ラッチレジスタ 12にラッチされている「src H」という指示命令を指示命令解決複数13で解訴し、この解談結果に応じて指示命令実行装置14で指示命令を実行する。これにより、この指示命令で指示されたHレジスタの内容がラッチ図路15にラッチされる。

② 命令ラッチレジスタ12にラッチされている「LD A。 src 」という一般命令を一般命令解決装置16で解決し、この解決結果に応じて一般命令支行装置17で一般命令を実行する。これにより、上記ステップ①でラッチされたデータがアーキュムレータAに格納される。

この場合にも一般命令がロード命令であるので、 動作ステップ②の動作は第1図および第2図の命 令の場合と全く同じである。

野5 図はアキュムレータ A の内容を I X レジスタの内容に 2 を加算したメモリの番地に転送する 従来のロード命令「LD」(IX+2)。 A J をこの表明に基づき、アセンブル時に一般命令と着

実行装置17で一般命令を実行する。これにより、上記ステップ①で指定され、テンポラリレススカで指定され、テンポラリスにカスにファッチされたメモリ番地がアドレスバスに出する。 され、かつデータバスにアキュムレータの内容がありまれて、「Xレジスタの内容に2を加算したメモリの 番地にアキュムレータAの内容があめされる。

この場合のように、この実施例物質ではデータのディストネーション例を指示命令で指示することも可能であり、さらにソース側およびディストネーション例を掲示命令で指示することもできる。

第6図はデータのカース側およびディスののではデータので指示の内容を指示の内容を持て、「Control of the procession の では、
カースの内容を合うに、
カースの内容を合うに、
カースの内容を合うに、
カースの内容を合うに、
カースの内容を合うに、
カースの内容を合うに、
カースの発明に組合して、
カースの発明に組合して、
カースの発明に組合して、
カースの作の方のである。
のである。
のですべきークが格納されている

① 命令ラッチレジスタ12にラッチされている「dst () X + 2)」という指示命令を指示命令解決を置13で解決し、この解談結果に応じて指示命令変行装置14で指示命令を変行する。これにより、この指示命令で指示されたメモリの番地(『X + 2)が図示しないテンポラリレジスタにラッチされる。

② 命令ラッチレジスタ12にラッチされている 「LD dst、A」という一般命令を一般命令解決 概要16で保険し、この解決拡張に応じて一般命令

側であるメモリの番地(nn)を指示する指示する指示で(nn)」、加算核果を格的すべでする指示ディストネーション側であるHレジスタを指示の指示命令「dst H」およびこれらの指示命令が指示命令「dst H」およびこれの命令である加算命令がある加算による。またこのような一般命令と指示命令の相対からなる命令による上記実施例整置の動作ステップは次のようになる。

① 命令ラッチレジスタ 12にラッチされている「8rc (nn)」という指示命令を指示命令解決 装置 13で解決し、この解決結果に応じて指示命令 実行装置 14で指示命令を実行する。これにより、 この指示命令で指示されたメモリの番地 (nn) の内容が読み出され、ラッチ回路 15内にラッチされる。

② 命令ラッチレジスタ 12にラッチされている 「dst H」という指示命令を指示命令解決装置 13 で解説し、この解談結果に応じて指示命令実行装置 14で指示命令を実行する。これにより、この指

特開昭61-294548 (5)

示命令で指示されたHレジスタの内容が読み出され、ラッチ回路15内の領域にラッチされる。

② 命令ラッチレジスタ12にラッチされている「ADD dst, sro 」という一般命令を一般命令解決数数16で解決し、この解決結果に応じて一般命令実行数置17で一般命令を実行する。これにより、上記ステップ①でラッチされたこつの内容とうしが加算され、その加算結果がHレジスタに格納される。

なお、上記実施例では命令動作として転送命令、 加算命令の場合について説明したが、これは他の 演算命令、ローテイト・シフト命令、ジャンプ・ コール命令、入出力命令等も同様に、一般命令で 操作されるソース側、ディストネーション側のい ずれか一方もしくは両方の指示を自由に行なうこ とができる。

[発明の効果]

以上説明したようにこの発明によれば、従来に 比較して親奴が簡単にできる機械命令実行装置を 提供することができる。

4. 図面の簡単な説明

第1図および第2図はそれぞれこの発明の実施 例装置で使用される命令を示す図、第3図はこの 発明に係る機械命令実行装置の一実施例の構成を 示すプロック図、第4図ないし第6図はそれぞれ 上記実施例装置で使用される包の命令を示す図で ある。


11… データバス、12… 命令ラッチレジスタ、13… 指示命令解読装置、14… 指示命令実行装置、15… ラッチ回路、16… 一般命令解読装置、17… 一般命令実行装置。

出票人代理人 弁理士 的红虫素

第 1 図

LD A. Src

第 2 図



特開昭61-294548 (6)

LD A, H --- src H LD A, src

第 4 図

LD (IX+2), A — dst (IX+2)

LD dst, A

第5図

ADD H, (nn) — src (nn)

dst H

ADD dst, src

第 6 図